掐指算上次畫雷奧已經是六年前了。。。當年做完最後一個 lab 之後，很懂事的在生涯選擇中把 ICS 組畫了一個大叉叉，想不到該來的還是要來。痛苦回憶湧現，小工具這麼多年沒見都長得比爸爸還高了。強迫症患者要把每個元件都對齊、每條線都走直角的堅持手作職人魂，真折騰我的眼球和軌跡球。大雨的夜裡，LVS 對我逕自笑著，高深莫測的笑呀笑，姑娘的酒窩笑笑，直笑得我心裡發寒。
延續上回的主題繼續來做個 note 吧：
最惱火的是 Calibre PEX 萃取寄生電容電阻，載入 Rule 檔居然一直爆出 error
Error while compiling rules file
/misc/RAID2/COURSEvlsi/vlsi28/lab5/calibre/rules:
Error RES2 on line 125 of /
misc/RAID2/COURSEvlsi/vlsi28/lab5/calibre/rules-
undefined layer name parameter : poly
請問這是什麼情況 >"<PEX的錯誤訊息 @ tw.bbs.kulu.EE_vlsi
後來… 我也不知道是什麼情況 >”< ，好像是選錯了 rule file，把他換到(應該是)正確的檔案，結果：
> > 按了Run PEX後，跑出一個錯誤訊息。
> > 上頭寫：
> > Error While Compiling rules file /..../CalibreLPE.com;
> > Error INCL1 on line 2132 of /.../CalibreLPE.com -
> > Promblem with access,file type,or file open of this include file: ./rules
至此就陷入了鬼打牆… 好像要把 Run PEX 的路徑指到 Rule 檔所在的資料夾，這時候終於看到綠字顯示為 compile 過了！終於可以 Run PEX~ 可惜好景不常，產生 netlist 的時候又瞬間跳出幾行紅字～好像在玩 MUD 的時候被砍了好幾刀一樣，血流如注
WARNING:XDB Database not available.No comparison was made
ERROR: restore of XDB failed
ERROR:reading layout to source cross reference
DRC和LVS均是跑过的，不知道怎么回事，哪位高人解答一下，不胜感激！
我也不知道為什麼高人都不會遇到這種鳥事… 後來就是一直按 Run 一直按一直按（發神經喔），然。後。就。過。了。
看到產出的 .sp 真開心。改一下表頭弄幾組測試輸入，hspice 一跑，好棒喔竟然又不給過：
求教：我在用calibre将版图的寄生参数提取出来以后，用hspice去做的后仿。
出现的问题是：我原理图里面有电容（pip） 所以版图提取出来的文件呢 也是有这一项的但是我用hspice仿真的时候却报出 pip undefined
我已经将models 文件 include了 不知道哪位遇到过这种问题
最後是在晶片中心的網頁 / 常見問答裡面找到 …… (一直用 subckt undefined 之類的 Error message 搜是找不到的!) 終於開始快樂地跑 Post-sim
7. Post-layout simulation時，無法讀取粹取出的電容及電阻?
請在netlist檔中，加上電容及電阻的library (如：.lib 'xxx.l' pip/ .lib 'xxx.l' res…)，方可模擬，詳細library名稱請參考各製程model檔案內的說明。
最後悲劇來了，我發現我只過了 0.35 一般製程的 DRC ，一換到 0.35 MEMS 製程，再 Check 一次就跑出恐怖的 offgrid error … ，小時候就是學 0.18 起手的，現在長大了，切到這種古老的製程，真的是沒想到有這麼多暗梗會爆開。(兩手一攤,先自動休假再說)
感想：一路上關關難過關關過，什麼情況都遇到，到底是運氣太好還是不好？另外，用英文關鍵字搜到的英文 forum 大抵上都沒什麼內容，有問沒答，不然就是亂扯一堆，更爛，不用浪費時間看了，加點中文關鍵字找找會有意想不到的結果 orz (全文…完？)
沒有留言:
張貼留言